个触发器构成的环形计数器的无效状态数为评分规则时序逻辑电路分析与设计第六单元测试