带隙基准设计CMOS管VGS由增大到大于阈值电压VTH，经历截止—弱反型—强反型，这是一个渐进的过程，故当VGS<VTH时，仍有IDS存在D当VGS<VTH时，漏极电流ID以有限速度下降，导致功率损耗或模拟信息的丢失