verilogHDL中对于变量的定义一般有wire和reg两种,若a为wire型,b为reg型,其余信号不确定,所有信号位宽都是一位的,下面的描述错误的是

  尔雅 智慧树 mooc


+
账户
更新
搜索
帮助
主页